Filter
Top Products
GRUNDIG Service
2 - 8
CUC 7301 F
Description des circuits / Circuit Description
RGB Ausgangsverstärker
RGB Output Amplifier
RGB intern
Internal RGB
RGB von Scart
oder Videotext
RGB from Scart
or Videotext
Data Kontrast
Contrast
Helligkeit
Brightness
RGB extern
External RGB
RGB zur
Bildrohrplatte
RGB to the
CRT panel
Spitzenweiß
Begrenzung
Peak White
Limiting
22
23
24
21 25
17
10
19
18
3.10 L’oscillateur ligne
Dans cette conception d’IC, la fréquence ligne est entièrement générée
à l’intérieur de l’oscillateur ligne. Il n’est relié à aucun composant
externe. Ainsi il n’est pas nécessaire d’effectuer de réglage, ni de la
fréquence libre horizontale, ni de la fréquence libre verticale.
3.11 Le circuit de régulation ϕ1
Le circuit de régulation ϕ1 consiste en une régulation de fréquence. Cet
étage ajuste la fréquence de l’oscillateur ligne sur celle de l’impulsion de
synchronisation ligne. A cet effet, la fréquence de synchronisation ligne
est comparée avec la fréquence de l’oscillateur ligne.
Un étage de régulation ϕ1 définit la constante de temps de la tension
de réglage issue de l'IC150-(40). Cette tension de réglage décale
l’oscillateur ligne jusqu’à ce que les fréquences soient égales.
3.12 Le circuit de régulation ϕ2
Le circuit de régulation ϕ2 est une régulation de phase. Celle-ci
détermine l’écart des phases entre le signal synchro ligne et la position
réelle du faisceau d’électrons. Selon la composition du circuit et le
courant de faisceaux on obtient un temps de retardement différent
entre le signal externe, le signal de déclenchement (Trigger) et la
réaction réelle de l’étage de puissance lignes. Ces différences sont
compensées par le circuit de régulation ϕ2.
Pour l’identification de la position du faisceau d’électrons, l’impulsion
de retour lignes provenant du transformateur de lignes est appliqué à
l’IC150-(38). Le circuit de régulation ϕ2 produit une tension de régulation
à l’IC150-(39) issue du signal de l’oscillateur et de l’impulsion de retour
lignes et filtrée par C166.
3.13 Le circuit de protection Super Sandcastle
Le signal Super Sandcastle avec ses 3 niveaux disponible à l’IC150-(38) est
une impulsion composite constituée de l’impulsion de retour lignes, de retour
trame et de la salve de couleur Burst. L’impulsion de retour ligne (H-Sync)
traverse T523 et CR163 pour être envoyée à l’IC150. L’impulsion de retour
de balayage et de salve de couleur Burst sont générées dans l’IC.
En cas de défaillance de l’étage de déviation verticale, l’IC400-(7) tire
le niveau SSC via R401 à l’état „Bas“ et commande l’effacement du
tube à l'IC150-(18), -(19), -(20) RVB. En même temps les valeurs
analogiques sont mises au niveau „Bas“.
3.14 Le réglage de courant de Cut-Off
Les points de travail statiques du tube sont stabilisés par le circuit automa-
tique de contrôle de débit du tube (Cut-Off). A cet effet l’IC150 délivre une
tension aux cathodes R,V,B pendant les lignes 23, 24 et 25 pour analyser le
courant de faisceaux de chaque système (env. 10µA). Pendant la durée des
lignes de mesure, le courant de Cut-Off est appliqué à l'IC150-(14) via la
résistance CR156.Celui-ci compare cette tension à une valeur interne de
référence de manière à déterminer le point de travail du niveau du noir des
étages de sortie vidéo et de courant de Cut-Off du tube.
3.15 L’étage de puissance horizontale HDR
Après une amplification interne l’impulsion de commande horizontale est
disponible à la pin 37 pour attaquer le transistor de puissance lignes.
3.10 Line Oscillator
With this IC concept, the line frequency is generated completely inside
the line oscillator. The IC is not connected to external components so
that it is not necessary to adjust the free running horizontal and the free
running vertical frequency.
3.11 ϕ1 Phase Control
The ϕ1 phase control stage is for controlling the frequency. This stage
adjusts the frequency of the line oscillator to that of the line synchron-
ising pulse. For this, the frequency of the line synchronising pulse is
compared with the line oscillator frequency.
A ϕ1 phase control stage defines the time constant of the control
voltage which is fed out at IC150-(40). The control voltage shifts the line
oscillator until the frequencies are equal.
3.12 ϕ2 Phase Control
The ϕ2 phase control stage is for controlling the phase position of the
line drive pulse. This determines the phase off-set between the line
synchronising pulses and the actual position of the electron beam.
Dependent on the circuit components and the beam current, the delay
time between the external signal, the trigger signal and the actual
reaction of the line output stage is different. These differences are
compensated for by the ϕ2 control.
To identify the position of the electron beam the line flyback pulse from
the line output transformer is applied to IC150-(38). From the oscillator
signal and the line flyback pulse the ϕ2 controlling stage produces a
control voltage at IC150-(39) which is filtered by C166.
3.13 The Super Sand Castle - SSC
The 3-level SSC signal IC150-(38) is a composite pulse consisting of
the line flyback, the field flyback, and the burst key pulses. The line
flyback pulse (H-Sync) is fed through T523, CR163 to IC150. The field
flyback and burst key pulses are generated inside the IC.
If the field deflection stage fails, IC400-(7) pulls the SSC level to "Low"
via R401 and thus blanks the CRT at IC150-(18), -(19), -(20) RGB. In
doing so, the analog values are set to "Low".
3.14 Setting of the Cut Off Voltage
An automatic cut-off controlling stage ensures that the static working
points of the CRT are held stable. For this, IC150 feeds out a pulse to
the R, G, B cathodes during the lines 23, 24 and 25 to measure the
beam current of each system (approx. 10µA). The cut-off current
during the measuring lines is fed via the resistor CR156 to IC150-(14).
The IC compares this voltage with an internal reference value to
determine the working point for the black level of the video output
stages and the cut-off voltage of the CRT respectively.
3.15 The HDR Output Stage
Following an amplification stage the horizontal drive signal for the line
output transistor is provided at Pin 37.